Modern Business Trade Indust ry 2009 年第 18 期
基于 FPGA的数字示波器设计研究
何显鹏1
　 彭 　 力2
　 何小龙2
(1. 91791 部队 ,辽宁 葫芦岛 125000 ;2.武汉大学电子信息学院 ,湖北 武汉 430079)
摘 　 要:该数字示波器以 MSP430 单片机和 FPGA 为控制核心 ,基于等效采样原理 ,实现对 10Hz— 10MHz 的周期信
号进行采样显示 ,实时采样速率 ≤1MSa/ s ,等效采样速率 ≥200MSa/ s。同时可对波形进行实时存储和连续显示。信号波
形显示清晰 ,操作简单 ,界面友好。
关键词:数字示波器;FPGA ;等效采样
中图分类号: TM935. 37 　　　　　　　　文献标识码:A 　　　　　　　　 文章编号:167223198 (2009) 1820327202
0 　 前言
数字示波器体积小、 精度高且功能强大 ,正在逐步取代
模拟示波器。但目前我国使用的高性能数字示波器普遍价
格昂贵 ,所以研究数字示波器具有重要意义。本文提出了
一种数字示波器的设计方案。
1 　 组成结构和工作原理
系统的总体结构如图 1 所示 ,输入信号经阻抗变换电
路后进行程控放大 ,再经取样与保持电路后进入 ADS830
进行采样。另外 ,系统根据测频模块输出调整可控分频模
块 ,输出采样率为 CL K的时钟给 A/ D 进行实时采样;采样
的数据送入 FPGA 内的双口 RAM 存储。波形显示模块实
现波形输出。所有功能都由键盘输入设置 ,并在液晶显示
屏上显示工作状态。
图 1 　 系统的总体结构图
1. 1 　采样方式
实时采样是在信号的存在周期进行采样。由采样定
理 ,采样速率必须高于信号最高频率的 2 倍。对周期正弦
信号 ,一个周期内至少应该有两个采样点。等效时间采样
指对每个周期仅采样一个点 ,每一次采样比上一次样点的
位置延迟 △t 时间 ,经过若干个周期后就可对信号各个部分
采样一遍。所以我们在 50 KHz 以下采用实时采样的方法;
50 KHz以上采用等效采样的方法。
1. 2 　频率测量
采用等精度测量法,即在预定的闸门时间 T0 内,分别
用计数器 1 和计数器 2 同时对被测信号 f x 和基准信号 f 0
进行计数,设所得值为 Nx 和 N0 ,则被测信号的频率为: f x
= ( Nx / N0 ) ×f 0 。
只要 N0 和 f 0 足够大 ,系统可以满足很高的精度要求。
这一部分也是利用 FPGA 来实现。
1. 3 　 扫描速度
对等效采样方式需引出一个新的参数来表征它在水平
方向展宽高速信号过程的能力 ,这就是等效扫速。等效扫
速定义为被测信号经历时间与水平方向展宽的距离比。虽
然在屏幕上显示 n个亮点需要 n (mT + t)的时间 ,但它等效
于被测信号经过了 nt 的时间。设 N 表示水平显示的点数 ,
则等效扫描速度:
Seq =
nΔt
N
2 　 硬件电路
2. 1 　 程控放大电路
采用模拟开关 CD4501 ,运放 OPA842 ,配合精密电位器
实现多挡垂直分辨率。在 FPGA 中有通道选择寄存器模
块 ,通过单片机写入通道号控制模拟开关选通不同的反馈
电阻 ,从而实现不同的放大倍数 ,将信号调理在满足
ADS830 的0 — 2V 范围内。具体的电路如图 2 所示:
图 2 　 程控放大电路
2. 2 　 测频整形电路
边沿触发信号产生电路的核心是比较电路。比较器采
用 LM311 ,该芯片可以处理 1M 左右的输入信号。如图 3
所示 ,施密特触发器为了将比较器出来的方波整形得更加
— 7 2 3 —No. 18 ,2009
现代商贸工业
Modern Business Trade Indust ry 2009 年第 18 期
完美(减少毛刺) 。
图 3 　 测频整形电路
2. 3 　采样与保持电路
前后的射随提供高输入阻抗 ,使电容充电迅速而放电
缓慢 ,以保证模拟开关断开时电容保持住电压供 ADS830
采样。电路如图4 所示:
图 4 　 采样与保持电路
3 　FPGA内部主要模块设计
3. 1 　等效采样控制模块
等效采样控制电路由 FPGA 完成 ,如图 5 所示。该电
路工作时钟为200MHz ,以保证得到最小 5ns的延时 ? t (等
效采样速率为 200MSa/ s 时 t 为 5ns) 。输入信号经比较整
形后产生触发信号 ,第一个上升沿时开始进行第一次采样 ,
第二个上升沿延时 delta_t 后采第二个点 ,以此类推。采样
时钟由 AD_CL K提供 ,采得数据 Dout 存入双口 RAM 中 ,
RAM_ADDRESS为地址累加信号。存满 200 个点后发出
中断信号 INT ,通知单片机进行下一步处理。
图 5 　 等效采样控制电路
3. 2 　双口 RAM存储模块
双口 RAM采用 FPGA 内部集成的存储器来实现 ,用
于波形数据的存储和显示。存储只需一个数据口和一个写
地址 ,而波形数据要分为两路 ,qa 供显示用 ,qb 供单片机运
算求相应参数 ,所以需要两个读地址。电路如图6 所示。
图 6 　 双口 RAM控制电路
4 　 软件流程
本设计的软件设计完全是由单片机 MSP430 和 FPGA
控制实现 ,其流程图如图7 所示:
图 7 　 软件流程图
5 　 测试结果
5. 1 　 垂直灵敏度测试
通过键盘设置垂直灵敏度档位 ,并由信号源输入一定
幅值的周期信号 ,观察普通示波器上能否显示正确波形 ,并
记下电压测量值 ,计算出误差。测试数据见表1 :
表 1 　 垂直灵敏度测试数据表
垂直灵敏度 输入信号电压 显示波形情况 测量电压 误差
1V/ div 1. 0V 1格 ,无失真 1. 01V 1 %
8. 0V 8格 ,无失真 7. 86V 1. 75 %
0. 1V/ div 0. 1V 1格 ,无失真 0. 13V 3 %
0. 8V 8格 ,无失真 7. 84V 2 %
2mV/ div 2. 0mV 1格 ,无失真 1. 98 1 %
16. 0mV 8格 ,无失真 15. 84V 1 %
　　 以上电压测试结果对10Hz— 10MHz信号均有效 ,测量
误差都小于5 %。信号源的显示电压是在 50W负载上的电
压 ,而示波器输入阻抗为 1MW ,故测量电压为信号源显示
电压的 2 倍。
5. 2 　 水平扫描速度的测试
通过键盘设置水平扫描速度 ,其他操作同上。测试数
据见表 2 :
表 2 　 水平扫描速度测试数据表
垂直灵敏度 输入信号电压 显示波形情况 测量电压 误差
20ms/ div 100. 000ms 5格 ,无失真 100. 01ms 0. 0001 %
200. 000ms 10格 ,无失真 200. 01ms 0. 00005 %
2 μs / div 10. 000 μs 5格 ,无失真 10. 00 μs 0. 0000 %
20. 000 μs 10格 ,无失真 20. 00 μs 0. 0000 %
100 ns/ div 500. 000ns 5格 ,无失真 500. 01ns 0. 0001 %
1000. 000ns 10格 ,无失真 1000. 02ns 0. 0001 %
6 　 结语
本系统的突出特点是采用单片机 MSP430 和 FPGA 作
为核心控制器 ,软硬件有机结合实现数字滤波器的设计。
结果表明系统总体功能完善 ,稳定性高 ,使用方便。
参考文献
[ 1 ] 张国雄,金篆芷.测控电路[M] .北京:机械工业出版社,2000.
[ 2 ] 黄根春,陈小桥,张望先.电子设计教程[M] .北京:电子工业出版
社,2007 , (8) .
[3 ] 李华. MCS - 51 系列单片机实用接口技术[M] . 北京:北京航空
航天大学出版社,1993 , (8) .

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。